Verilog Wire

可视化连线 · 解析 · 同步 · 导出

子模块库

上传 .v / .sv 将解析第一个 module 的端口、#() parameter，以及模块前注释中的功能说明。Top 端口请在画布选中 TOP 后于右侧属性中编辑。

选择 .v 文件

TOP 将模块拖入内部连线 · 右下角可调大小

滚轮缩放 · 模块顶部可纵向调高 · Ctrl+点端口多选调位 · 模块可拖入 TOP 内部 · TOP/子模块右下角可调大小 · 悬停端口可拖动调位置 · 点吸附点连线 · 框选 · Esc / Delete / Ctrl+Z

属性与代码

画布属性

加载中…

模块属性

在画布上选中一个模块或 TOP 以编辑属性

结构校验

暂无问题

Top 代码

已编辑导入 .v